읽기·쓰기 성능 30% ↑…SK하이닉스, 적층 96단 512Gbit TLC 4D 낸드 개발

 SK하이닉스는 지난 달 말 세계 최초로 CTF(Charge Trap Flash)와 PUC(Peri Under Cell)를 결합한 4D 낸드(이하 ‘4D 낸드’) 구조의 96단 512Gbit(기가비트) TLC(Triple Level Cell) 낸드플래시 개발에 성공했다고 밝혔다.

SK하이닉스 4D 낸드는 기존 일부 업체가 플로팅 게이트(Floating Gate) 셀(Cell) 구조에 PUC를 결합한 방식과 달리, SK하이닉스를 포함한 대부분 업체가 3D 낸드에 채용 중인 CTF 셀 구조와 PUC 기술을 결합한 점이 특징이다.

이 제품은 72단 512Gbit 3D 낸드보다 칩(Chip) 사이즈는 30% 이상 줄었고, 웨이퍼(Wafer)당 비트(bit) 생산은 1.5배 증가했다. 또한, 한 칩 내부에 플레인(Plane)을 4개 배치해 동시 처리 가능한 데이터(Data Bandwidth)를 업계 최고 수준인 64KByte(킬로바이트)로 2배 늘렸다.

뿐만 아니라, 기존 3D 낸드 대비 4D 낸드의 장점인 작은 칩 사이즈를 활용해 스마트폰용 모바일 패키지에 탑재 가능하도록 개발됐다. 그 결과, SK하이닉스의 96단 512Gbit 4D 낸드 1개로 기존 256Gbit 3D 낸드 2개를 완벽하게 대체할 수 있어 원가 측면에서도 매우 유리하다. 이러한 혁신을 통해 이 제품의 쓰기와 읽기 성능은 기존 72단 제품보다 각각 30%, 25% 향상됐다.

또한, 다중 게이트 절연막 구조와 새로운 설계 기술을 도입해 I/O(정보입출구)당 데이터 전송속도를 1,200Mbps까지 높이고, 동작전압은 1.2V(볼트)로 낮춰 전력 효율을 기존 72단 대비 150% 개선했다.

SK하이닉스는 연내 초도 양산을 시작할 예정이다.