엔비디아, 베라 CPU로 차세대 CPU GPU 설계 가속

AI 컴퓨팅 기술 분야의 선두주자인 엔비디아가 엔비디아 베라 CPU(NVIDIA Vera CPU)를 활용해 차세대 CPU와 GPU 설계를 가속화한다고 밝혔다. 엔비디아는 케이던스(Cadence), 시놉시스(Synopsys)와 핵심 전자설계자동화(EDA) 애플리케이션을 최적화하고 있으며, 초기 테스트에서 주요 검증•시뮬레이션 워크로드 성능이 최대 1.5배 향상된 것으로 나타났다.

CPU와 GPU, AI 시스템이 정교해지면서 최신 칩 설계의 복잡성도 빠르게 커지고 있다. 엔비디아는 이러한 과제에 대응하기 위해 업계 선도 기업인 케이던스, 시놉시스와 협력해 핵심 EDA 애플리케이션을 엔비디아 베라 CPU에 최적화하고 있다.

엔비디아는 현재 차세대 CPU와 GPU 개발에 사용되는 EDA 워크플로우 전반에 베라를 도입하고 있다. 이를 통해 고성능 CPU 아키텍처가 업계에서 가장 까다로운 엔지니어링 워크로드를 가속할 수 있음을 보여주고 있다.

핵심 EDA 워크로드 가속

관건은 칩 개발 속도다. EDA 워크로드가 가속되면 이를 활용하는 산업 기술의 개발 속도도 함께 빨라질 수 있다.

시뮬레이션과 검증, 구현 기술은 반도체 개발에서 핵심적인 역할을 한다. 칩이 제조 단계에 도달하기 훨씬 전부터 엔지니어들은 수년에 걸쳐 동작을 검증하고, 예외적인 상황을 파악하며, 수천 번의 반복 작업을 통해 설계를 개선한다.

GPU와 AI가 칩 설계의 여러 영역을 가속화했지만, 일부 핵심 EDA 워크로드는 여전히 CPU 성능에 크게 의존한다. 로직 시뮬레이션과 정형 검증, 디지털 구현의 일부 작업은 높은 단일 코어 성능과 효율적인 메모리 시스템, 높은 전체 처리량을 필요로 하는 경우가 많다.

따라서 CPU 아키텍처는 엔지니어링 팀이 설계를 얼마나 빠르게 검증하고 대안을 탐색하며 제품 개발을 테이프아웃 단계까지 진행할 수 있는지를 결정하는 중요한 요소다.

 

엔비디아 포틀랜드 데이터센터 내 베라 클러스터

케이던스•시놉시스 초기 테스트에서 성능 향상 확인

엔비디아의 초기 테스트에는 여러 주요 EDA 애플리케이션이 포함됐다. 테스트 결과는 베라가 최신 칩 설계에서 컴퓨팅 집약도가 가장 높은 두 단계의 워크로드를 가속화할 수 있음을 보여준다. 일부 프로덕션급 워크플로우를 대상으로 한 초기 테스트에서도 고무적인 결과가 나타났다.

정형 검증 플랫폼인 케이던스 재스퍼(Jasper)는 스마트 프루프(Smart Proof) 기술과 머신러닝을 활용해 설계 주기 초기에 버그를 발견하고 수정하며 검증 생산성을 높인다.

시놉시스 VCS는 제조 전에 복잡한 칩 설계를 시뮬레이션하고 검증하는 고성능 기능 검증 솔루션이다. 두 애플리케이션의 테스트에는 동일한 수의 코어가 사용됐다.

두 애플리케이션 모두 일부 워크로드에서 최대 1.5배 높은 성능을 기록했다.

엔비디아는 벤치마크 결과를 넘어, 향후 더욱 광범위한 워크플로우에서 엔지니어링 생산성을 향상하기 위해 양사와 긴밀히 협력해 애플리케이션 프로파일링, 소프트웨어 최적화, 시스템 수준 튜닝을 진행하고 있다.

설계 프로세스 전반에 베라 도입

엔비디아는 차세대 엔비디아 프로세서 개발에 사용되는 EDA 워크플로우 전반에 베라를 도입하고 있다.

베라는 88개의 맞춤형 엔비디아 올림푸스(Olympus) CPU 코어와 고효율 LPDDR5X 메모리 서브시스템, 2세대 엔비디아 스케일러블 코히어런트 패브릭(NVIDIA Scalable Coherent Fabric)을 결합했다. 이를 통해 까다로운 엔지니어링 애플리케이션에 높은 코어당 성능과 메모리 대역폭, 일관된 저지연 성능을 제공하도록 설계됐다.

이러한 역량은 지연 시간에 민감한 작업과 컴퓨팅 팜 전반에서 수행되는 대규모 회귀 테스트가 혼합된 워크로드에 특히 중요하다. 실행 속도가 향상되면 개별 검증 시간을 단축할 수 있으며, 처리량이 증가하면 엔지니어가 동일한 개발 기간 내에 더 많은 설계 대안을 평가하고 더 많은 검증 작업을 완료할 수 있다.

RTL에서 실리콘까지

프로세서의 아키텍처와 마이크로아키텍처를 정의한 뒤, 엔지니어는 레지스터 전송 수준(RTL)에서 프로세서 동작의 상당 부분을 기술한다. 이후 여러 검증•구현 기술이 함께 작동해 해당 설계를 제조 가능한 실리콘으로 전환한다.

이러한 워크플로우는 로직 시뮬레이션과 정형 검증, 회귀 테스트, 디지털 구현을 아우른다. 이를 통해 엔지니어는 기능을 검증하고 예외 상황을 파악하며 설계를 제조 가능한 실리콘으로 전환할 수 있다.

이들 단계는 서로 연결돼 있기 때문에 검증 처리량을 높이면 조직이 문제를 더 일찍 발견하고, 이후 단계에서 발생할 수 있는 비용 부담이 큰 설계 반복 작업을 줄이는 데 도움이 된다.

엔비디아 CPU로 차세대 엔비디아 칩 설계

엔비디아가 자체 엔지니어링 워크플로우 전반에 베라를 도입하는 것은 각 작업에 가장 적합한 컴퓨팅 아키텍처로 해당 워크로드를 가속한다는 더 광범위한 전략을 반영한다.

EDA 분야에서 GPU와 AI는 다양한 알고리즘의 처리 속도를 지속적으로 높이고 있으며, 고성능 CPU는 핵심 시뮬레이션과 검증, 구현 워크로드에 여전히 필수적이다. 이들은 함께 전체 설계 주기의 성능 향상을 지원한다.

엔비디아는 향후 엔비디아 리겔(Rigel) 코어를 기반으로 하는 차세대 로사(Rosa) CPU를 통해 베라를 한 단계 더 발전시키는 한편, CPU 로드맵 전반에서 주요 EDA 애플리케이션의 최적화를 지속할 계획이다.

엔비디아는 자사 CPU를 활용해 차세대 엔비디아 CPU와 GPU 설계를 지원함으로써 실리콘 설계와 소프트웨어 최적화, 시스템 엔지니어링 간 지속적인 피드백 루프를 구축하고 있다. 이를 통해 각 세대가 다음 세대의 개발에 기여할 수 있다.