다중 코어를 가진 멀티 코어 프로세서의 등장으로 프로세싱 퍼포먼스를 급격히
향상시킨 CPU처럼 메모리도 다중 접속을 통해 접근 시간과 데이터 전송율을 향상시킨
새로운 메모리 아키텍쳐가 한 암호해독가를 통해 소개됐다.
Joseph Ashwood라는 이 암호해독가는 자신이 개발한 Ashwood 메모리 아키텍쳐는 메모리
칩의 비트 셀에 병열로 접근이 가능하며 어떠한 메모리 칩 비트 셀에도 적용이 가능하기
때문에 시리얼 병목 현상을 해결할 수 있다고 주장했다. Ashwood 메모리 아키텍쳐가
병렬접근이 가능한 이유는 스마트 컨트롤러 회로가 포함되기 때문인데 이를 통해
다른 메모리 어레이에 접근이 가능하며 동시에 백개의 어레이에 접근할 수 있어 데이터
전송율을 높이면서 접근 시간이 늘어나지 않는 장점이 있다고 한다.
현재 보급된 DDR2 기술은 초당 12Gbyte의 데이터를 전송할 수 있지만 Ashwood
메모리 아키텍쳐는 초당 16Gbyte의 데이터를 전송할 수 있다고 한다.
Ashwood 메모리 아키텍쳐가 아직까지 이론에 불과하지만 J.L. Associates의 설립자
JoAnne Leff는 Carnegie Mellon University에 Ashwood 메모리 아키텍쳐의 검증을
의뢰했으며 그 결과 현존하는 메모리 디자인을 발전시킨 구조라는 결과를 전달받았다고
밝혔다. Carnegie Mellon University는 이 기술이 Solid-state drives(SSD) 같은
플래쉬 메모리 기반 솔루션에 적용될때 가장 높은 효과가 나타날 것으로 전했다.